ツボカワ　ヒロシ   坪川　宏    所属   工学部 電気電子工学科    職種   准教授
言語種別	英語
発行・発表の年月	1990/04
形態種別	国際会議論文
査読	査読あり
標題	EFFECT OF FLOATING-POINT ERROR REDUCTION WITH RECURSIVE LEAST SQUARE FOR PARALLEL ARCHITECTURE
執筆形態	共著
掲載誌名	INTERNATIONAL CONFERENCE ON ACOUSTICS,SPEECH,AND SIGNAL PROCESSING
出版社・発行元	IEEE
巻・号・頁	D6.8,pp.1487-1490
著者・共著者	Hiroshi Tsubokawa,Hajime Kubota,Shigeo Tsujii
概要	逐次最小２乗法を実時間処理可能とするためには、並列アーキテクチャを利用する必要がある。このアーキテクチャに適した形をもつアルゴリズムとして、ＵＤ分解逐次最小２乗法は知られている。本論文では、逐次最小２乗法を並列アーキテクチャに適したＵＤ分解形にすると、従来の逐次最小２乗法よりも短い演算語長でアルゴリズムを実行可能であることを有限語長浮動小数点演算誤差を明らかにすることにより示している。